DERWENT-ACC-NO: 2000-079728

DERWENT-WEEK:

200007

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Clock synchronization circuit for

digital signal

processing apparatus in computer -

has connectors

provided corresponding to slots in

system bus with one

connector functioning as clock source

for other

connectors

PATENT-ASSIGNEE: SONY CORP[SONY]

PRIORITY-DATA: 1998JP-0148336 (May 13, 1998)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES

MAIN-IPC

JP 11328096 A

November 30, 1999

N/A

010

G06F 013/36

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 11328096A

N/A

1998JP-0148336

May 13, 1998

INT-CL (IPC): G06F001/10, G06F001/18, G06F013/36

ABSTRACTED-PUB-NO: JP 11328096A

BASIC-ABSTRACT:

NOVELTY - Slots of connection expansion system bus is provided in system bus

(2) and audio-video signal bus connectors (44) are provided corresponding to

each slot. Connector (44LC) acts as clock source and supplies clock to other

slots through respective connectors.

USE - For digital signal processing apparatus in computer.

ADVANTAGE - As clock supply arrangement is provided to supply clock signal from specific slot to other expansion slots, each slots is made to operate with precise synchronization. Influence of noise and introduction of phase difference between clock signal to different slots are prevented. DESCRIPTION OF DRAWING(S) - The figure shows expansion circuit board. (2) System bus; (44) Connectors; (44LC) Clock source.

CHOSEN-DRAWING: Dwg.7/10

DERWENT-CLASS: T01

EPI-CODES: T01-H05B3; T01-K; T01-L;

# (19)日本国特新庁 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号

# 特開平11-328096

(43)公開日 平成11年(1999)11月30日

(51) Int.Cl.*	識別記号	FΙ	
G06F 13/36	3 1 0	G06F 13/36	310D
1/18		1/00	3 2 0 A
1/10		1/04	3 3 0 A

### 審査請求 未請求 請求項の数6 FD (全 10 頁)


(21)出職番号	特顯平10-148336	(71)出職人 000002185
		ソニー株式会社
(22)出廣日 平	平成10年(1998) 5月13日	東京都品川区北品川6丁目7番35号
		(72)発明者 中松 彰
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(72)発明者 阿部 隆夫
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(72)発明者 中村 伸夫
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 弁理士 小池 晃 (外2名)

# (54) 【発明の名称】 ディジタル信号処理装置

## (57)【要約】

【課題】 高精度でクロック同期をとりながら、映像音 声信号の実時間処理を可能にする。

【解決手段】 拡張スロットに対応する複数のコネクタ 44の内の特定のコネクタ44Lcをクロック供給源と し、所定のピンからのクロック出力が、クロックドライ バ回路の差動入力アンプ46に供給される。この差動入 カアンプ46からの出力は、複数の(他のスロットへ供 給する個数分の) 差動出力アンプ47に送られ、差動信 号に変換されて、他のスロットのコネクタ44の所定の ピンに並列的に送られる。



#### 【特許請求の範囲】

【請求項1】 演算手段が接続されるシステムバスと、 上記システムバスに対して映像音声信号専用のバスとして設けられる信号専用バスと、

上記システムバス及び上記信号専用バスに対して拡張回 路基板を接続するための複数のスロットと、

上記複数のスロットの内の特定の1つのスロットからの クロック信号を他のスロットに供給するクロック供給手 段とを有することを特徴とするディジタル信号処理装 置。

【請求項2】 上記クロック供給手段は、上記特定の1つのスロットからのクロック信号が入力され、それぞれ上記他のスロットに対応して設けられた複数のバッファ手段を有し、これらのバッファ手段より上記他のスロットにそれぞれ上記クロックを並列に供給することを特徴とする請求項1記載のディジタル信号処理装置。

【請求項3】 上記特定のスロットには、上記各スロットに装着される拡張回路基板の動作を制御する制御手段が搭載された回路基板が装着されることを特徴とする請求項1記載のディジタル信号処理装置。

【請求項4】 演算手段が接続されたシステムバスを有する情報処理部と、

上記システムバスを拡張する拡張処理部とを備え、 上記拡張処理部は、

上記拡張されたシステムバスと、

上記拡張されたシステムバスに対して映像音声信号専用 のバスとして設けられる信号専用バスと、

上記拡張されたシステムバス及び上記信号専用バスに対して拡張回路基板を接続するための複数のスロットと、上記複数のスロットの内の特定の1つのスロットからの 30 クロック信号を他のスロットに供給するクロック供給手段とを有することを特徴とするディジタル信号処理装置

【請求項5】 上記クロック供給手段は、上記特定の1つのスロットからのクロック信号が入力され、それぞれ上記他のスロットに対応して設けられた複数のバッファ手段を有し、これらのバッファ手段より上記他のスロットにそれぞれ上記クロックを並列に供給することを特徴とする請求項4記載のディジタル信号処理装置。

【請求項6】 上記特定のスロットには、上記各スロッ 40 トに装着される拡張回路基板の動作を制御するローカル 制御手段が搭載された回路基板が装着されることを特徴 とする請求項4記載のディジタル信号処理装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディジタル映像信号やディジタル音声信号を処理するためのディジタル信号処理装置に関し、特に、演算手段が接続されたシステムバスを拡張する拡張処理部を有するディジタル信号処理装置に関するものである。

[0002]

【従来の技術】ディジタル映像信号やディジタル音声信号を処理するためのディジタル信号処理装置として、コンピュータ(演算処理装置)が用いられている。すなわち、演算手段(CPU)、入出力手段、記憶手段、システムバス等を備え、かつ汎用性を有する演算装置がディジタル信号処理装置として使用される傾向にある。

【0003】しかしながら、実時間での処理を必要とされることが多い映像信号を取り扱うためには、通常の汎10 用のコンピュータは必ずしも最適なものとはいえない。これは、汎用のコンピュータには、映像信号専用の入出力手段や実時間処理手段が具備されていないからである。

【0004】これを解決するために、コンピュータのシステムバスに対していわゆる拡張スロットを設け、この拡張スロットに機能の追加を可能とする回路基板(拡張ボード)を装着することが通常行われる。

[0005]

【発明が解決しようとする課題】ところで、ビデオの編 20 集作業のように複雑な処理が必要とされる場合には、複 数の拡張スロットを要する複数の回路基板が必要となる ことがあり、基板間での映像信号のやり取りを行う手段 をどのように供給するか等の点で問題が生じてくること がある。

【0006】また、通常の汎用性のあるコンピュータでは、拡張スロットに装着される基板の寸法や取り付け方に制限があることから、大型の回路基板が使用できず、映像音声信号のデータの高速転送にも制限が生じ、これらの点も解決することが必要とされる。

※0 【0007】さらに、実時間処理を行う場合に、クロックの精度を高めることが重要であり、複数の拡張スロットに位相のばらつきの少ないクロック信号を送ることが望まれる。

【0008】本発明は、このような実情に鑑みてなされたものであり、スロット数や、映像音声信号用、制御信号用の信号線の数を増加でき、ディジタル映像音声信号の実時間処理に適した高精度のクロック供給が可能なディジタル信号処理装置を提供することを目的とする。 【0009】

(課題を解決するための手段】本発明は、上述した課題を解決するために、演算手段が接続されるシステムバスと、上記システムバスに対して映像音声信号専用のバスとして設けられる信号専用バスと、上記システムバス及び上記信号専用バスに対して拡張回路基板を接続するための複数のスロットと、上記複数のスロットの内の特定の1つのスロットからのクロック信号を他のスロットに供給するクロック供給手段とを有することを特徴としている。

【0010】ここで、上記クロック供給手段は、上記特 50 定の1つのスロットからのクロック信号が入力され、そ れぞれ上記他のスロットに対応して設けられた複数のバ ッファ手段を有し、これらのバッファ手段より上記他の スロットにそれぞれ上記クロックを並列に供給すること が挙げられる。また、上記特定のスロットには、上記各 スロットに装着される拡張回路基板の動作を制御する制 御手段が搭載された回路基板が装着されることが挙げら

【0011】また、本発明は、上述した課題を解決する ために、演算手段が接続されたシステムバスを有する情 報処理部と、上記システムバスを拡張する拡張処理部と 10 を備え、上記拡張処理部は、上記拡張されたシステムバ スと、上記拡張されたシステムバスに対して映像音声信 号専用のバスとして設けられる信号専用バスと、上記拡 張されたシステムバス及び上記信号専用バスに対して拡 張回路基板を接続するための複数のスロットと、上記複 数のスロットの内の特定の1つのスロットからのクロッ ク信号を他のスロットに供給するクロック供給手段とを 有することを特徴としている。

[0012]

【発明の実施の形態】以下、本発明に係る実施の形態に 20 ついて図面を参照しながら説明する。図1は、本発明の 第1の実施の形態となるディジタル信号処理装置の概略 構成を示すブロック図である。

【0013】この図1に示すディジタル信号処理装置 は、一般のパーソナルコンピュータあるいはワークステ ーション等のような情報処理装置1と、システムバスを 拡張するための拡張処理装置10とを有して成り、これ らはバス接続基板6を介して接続されている。 すなわ ち、情報処理装置1は、内部のシステムバス2に、演算 手段としてのマイクロプロセッサ等のCPU3が接続さ 30 れ、例えば通常のパーソナルコンピュータを構成するも のであり、この内部のシステムバス2は、システムバス を延長するバス接続部6を介して、拡張処理装置10の 拡張されたシステムバス12と接続されている。

【0014】情報処理装置1の内部のシステムバス2と しては、コンピュータシステムに標準として具備されて いるシステムバスが用いられ、本実施の形態において は、いわゆるPCI (peripheral component interconn ect) バスを用いているが、これに限定されない。

【0015】拡張処理装置10内の拡張されたシステム 40 バス12は、情報処理装置1の内部システムバス2を拡 張するものであり、本実施の形態では拡張PCIバスが 用いられている。拡張処理装置10内には、拡張された システムバス12に対して平行に、ディジタル映像音声 (ビデオ・オーディオ) 信号専用のデータバスであるD AV (Digital Audio Video) バス13と、ローカルC PUバス14とが設けられている。ローカルCPUバス 14は、拡張処理装置10内のローカルCPU15によ る制御信号を転送するための制御信号専用バスである。

3は、例えば図2に示すような構成を有している。この 図2において、DAVバス13は、ビデオ(Video) バス 131、キー(Key) バス132、ビデオ基準(Video Re f.)バス133、オーディオ(Audio) バス134、オー ディオ基準(Audio Ref.)バス135、及び電源(Power) バス136を有して構成されている。ビデオバス131 は、ディジタル映像信号専用のバスで、例えば120本 の信号線より成り、YUVが4:2:2のディジタル信 号の各10ビットをY色差多重にすると、12チャネル 採れることになる。キーバス132は、映像合成の際の いわゆるキー信号専用のバスで、例えば30本の信号線 より成り、各10ビットのキー信号を5ビットずつ多重 にすると6チャネル採れることになる。ビデオ基準バス 133は、映像クロック信号や、同期信号を送るもので ある。オーディオバス134は、ディジタル音声信号専 用のバスで、例えば10本の信号線より成り、1本に8 チャネルを多重することにより、80チャネル採れるこ とになる。オーディオ基準バス135は、音声クロック 信号や、同期信号を送るものである。電源バス136 は、バスに設けられた回路基板接続用の各スロットに必

【0017】また、ローカルCPUバス14は、バスに 設けられたスロットの内の所定のスロットに装着された 制御用演算装置であるローカルCPUが使用する制御バ スであり、各スロットに装着された回路基板内の回路に 対して、上記システムバス経由では困難な制御を可能と するために設けられている。

要な電源を供給するものである。

【0018】すなわち、映像信号や音声信号において は、信号の時間の連続性を保つためにいわゆる実時間処 理が必要とされることが多いが、システムバスとして上 記PCIバスを用いる場合には、ディジタル映像信号の チャネルを1チャネル程度しか確保できない。また、い わゆるA-Bロール編集のような2チャネル以上の映像 信号を編集するためには、例えば大容量のメモリに一旦 ディジタル映像信号データを蓄えておいて必要な時点で 読み出す等の処理が必要となり、構成が複雑化し、実時 間処理も完全には行えない。

【0019】このため、複数チャネルのディジタル映像 信号やオーディオ信号を並列的に取り扱えるDAVバス を設け、また、複数チャネルの実時間処理を実現するた めにDAVバスを介して各種のビデオ信号処理回路基板 やオーディオ信号処理回路基板を装着するわけである が、これらのビデオ、オーディオ信号処理回路における 実時間処理を制御するために、ローカルCPUやローカ ルCPUバスが設けられている。これによって、符号化 /復号処理のためのCODEC回路基板や記録媒体イン ターフェース回路基板等の拡張ボードからは、複数チャ ネルの内の任意のチャネルを指定してディジタル信号デ ータを送ることができ、受け取り側でも任意のチャネル 【0016】映像音声信号専用バスであるDAVバス1~50~のディジタル信号データを受け取ることができ、データ

伝送のコンフィグレーションを自由に変更でき、複数チ ャネルのディジタル信号処理が実時間で行える。

【0020】ここで、図1、図2の拡張処理装置10内 の拡張されたシステムバス12、DAVバス13、ロー カルCPUバス14に対して、回路基板を電気的に接続 すると共に機械的に支持するためのスロット19が設け られている。一般的にスロットとは、システムバスに対 して拡張ボードを装着して電気的に接続するためのコネ クタを指すことが多いが、本実施の形態において、拡張 処理装置10のスロット19とは、具体的には各バス1 2、13、14毎にそれぞれ設けられた後述するコネク タの組に相当するものである。すなわち、1つのスロッ ト19に1枚の拡張ボード(回路基板)が装着されるこ とにより、この拡張ボードに対して、各バス12、1 3、14の各コネクタを介して電気的な接続がなされ る。ただし、拡張ボードによってはバス12、13、1 4の全てとの電気的な接続を必要としないものもある。 【0021】本実施の形態では、拡張処理装置10内に 例えば14のスロットを設けており、最大14枚の拡張 ボードを装着可能としている。例えば図1の例では、こ 20 のような拡張ボードとして、ローカルCPU回路基板1 5、ディジタル I/O回路基板17、映像 (ビデオ) 信 号の符号化/復号のためのコーデック(CODEC)回 路基板21、ビデオ記録用のインターフェース回路基板 23、ディジタル特殊効果やスイッチャ等のビデオ信号 処理を施すための特殊効果回路基板24、オーディオ信 号処理(符号化/復号等)用の回路基板26、オーディ オ記録用のインターフェース回路基板27、及びその他 の回路基板29が示されている。ローカルCPU回路基 板15は、コントロールパネル16と接続され、ディジ 30 タル1/0回路基板17はコネクタパネル18と接続さ れ、ビデオ記録用インターフェース回路基板24は、い わゆるRAID (redundant array of inexpensive dis ks) 等のディスク装置23、あるいは他の情報蓄積媒体 に接続されている。また、コネクタパネル18を介して 外部機器との情報信号 (ディジタルA V信号等) の入出 力がなされ、例えばモニタ装置8が接続されている。

【0022】また、図2の各スロット19には、スロッ ト番号として Slot#1~Slot#14を付しており、13番目 (Slot#13) のスロット19Lcについては、図1のロー 40 カルCPU回路基板15が装着され、後述するようにク ロック信号の供給源となるように設定されている。

【0023】図3、図4は、情報処理装置1、バス接続 部6及び拡張処理装置10から成るディジタル信号処理 装置の機械的な機略構造を示す図である。これらの図 3、図4において、上記システムバス2は、情報処理装 置1のバス基板31上に設けられており、通常、マイク ロプロセッサ等の演算処理回路(CPU)が搭載されて いる。バス基板31は、マザーボードあるいはバックプ は、いわゆるPCIマザーボードが用いられる。このバ ス基板31には、システムバスに接続される各種PCI ボード等の拡張ボード (回路基板) を装着するための拡 張スロットとしてのコネクタ33がいくつか設けられて

【0024】また、バス基板31には、システムバス拡 張のためのコネクタ36aが設けられており、このコネ クタ36aに、システムバスを延長するための上記バス 接続部6となるバス延長基板6aが装着される。情報処 - 10 理装置1と拡張処理装置10とは、上下に積み重ねて配 置され、バス延長基板6 aが、これらの情報処理装置1 及び拡張処理装置10の内部を貫通するように、情報処 理装置1のバス基板31に対して垂直に配設される。拡 張処理装置10側では、バス延長基板6aのケーブル接 続部6 bを介してフラットケーブル6 cが接続され、こ のフラットケーブル6 cが拡張処理装置10内のバス基 板41 Eにてコネクタ36 bにより結合されることで、 バス基板41上の上記拡張されたシステムバス12と電 気的に接続される。これによって、情報処理装置1のシ ステムバス2と、拡張処理装置10の拡張されたシステ ムバス12との電気的接続が行われる。

【0025】拡張処理装置10内には2枚のバス基板 (いわゆるマザーボードあるいはバックプレーンボー ド) 41、42が配設されており、バス基板41には上 記拡張されたシステムバス12が設けられ、バス基板4 2には上記DAVバス13及びローカルCPUバス14 が設けられている。バス基板41上には、上記拡張され たシステムバス12に拡張ボード(回路基板)を接続す るためのコネクタ43がいくつか設けられており、これ らのコネクタ43に対応して、バス基板42上には、上 記DAVバス13との接続用のコネクタ44と、上記ロ ーカルCPUバス14との接続用のコネクタ45とがそ れぞれ設けられている。これらのコネクタ43、44、 45は、図2のスロット19に対応するものであり、1 つのスロット19に対して、コネクタ43、44、45 の1組が一直線上に並ぶように配列され、例えば本実施 の形態では14スロットに対応して14組のコネクタが 設けられている。

【0026】本実施の形態では、2枚のバス基板41、 42に垂直方向(上下方向)の段差があり、一部が重な るように配置されている。これは、拡張ボードのコネク タの設置レベルが異なることを吸収するためと、基板の 有効面積を増やすためである。なお、バス基板41、4 2を1枚の基板にまとめても良いことは勿論である。 【0027】ここで、図3、図4に示すように、バス延 長基板6aを用い、情報処理装置1及び拡張処理装置1 0の内部を貫通するような構造を採用したのは、PCI バス等のシステムバスの延長距離を最短にし、電磁不要 輻射を最小限に抑えるためである。また、図3、図4の レーンボードとも称されるものであり、本実施の形態で 50 例では、バス延長基板6aに可撓性のフラットケーブル

6 cを接続した構造を有しており、このフラットケーブ ル6 c によって2つの装置1、10を結合する際に生じ るずれを吸収することができる。

【0028】なお、上述した電磁不要輻射の制限や延長 距離の最短化の要求があまり厳しくない場合には、図5 に示すように、情報処理装置1に設けたコネクタ36 c と、拡張処理装置10に設けたコネクタ36dとの間 を、接続ケーブル6 dを介して接続するような構造を採 用してもよい。

クタ43と、バス基板42上のコネクタ44、45とが 一直線上に並ぶようにしていることから、PCIバス等 のシステムバスとの互換性を保ちつつ、例えばディジタ ル映像音声信号の処理に特化したような特殊な用途に使 用可能な拡張回路基板(拡張ボード)を用いることがで きる。

【0030】図6は、拡張処理装置10に装着して使用 可能な拡張回路基板(拡張ボード)のいくつかの例を示 している。この図6において、PCIボード51、52 ピュータシステムの拡張ボードとしても用いられている 回路基板であり、ハーフサイズのPCIボード51の縦 hi、横wi、フルサイズのPCIボードの縦hi、横 w2 のそれぞれの具体的な寸法としては、例えば、h1  $=98.4 \,\mathrm{mm}, \, \mathbf{w}_1 = 174.6 \,\mathrm{mm}, \, \mathbf{w}_2 = 312$ mmとなっている。これに対して、拡張処理装置10専 用の拡張回路基板(拡張ボード)としては、縦h2、横 w2 のミドルサイズのDAVボード53と、縦h2 、横 w3 のフルサイズのDAVボード54とが用意されてお り、各部寸法の具体例としては、h2 = 221.7m  $m_x w_3 = 470 mm とすることが挙げられ、またw<sub>2</sub>$ は上記と同様に312mmとすることが挙げられる。ミ ドルサイズのDAVボード53は、上記通常使用される PCIボード51、52と同様にPCIバス(上記拡張 メインバス12) 用のコネクタ43aを有し、さらに上 記DAVバス13用のコネクタ44aを有し、高さ方向 にも拡張された基板である。また、フルサイズのDAV ボード54は、ミドルサイズのDAVボード53をさら に横方向に拡張して、上記ローカルCPUバス14用の コネクタ45aを有しており、上記ローカルCPU15 40 のソフトウェアを用いるための基板である。なお、各コ ネクタの種類と位置についての規定が守られている限 り、回路基板の形状や寸法は任意に変更可能であること は勿論である。

【0031】次に、図2のDAVバス13のビデオ基準 バス133を介して送られる映像クロック信号、及びオ ーディオ基準バス135を介して送られる音声クロック 信号の供給方法について、図7を参照しながら説明す る。

【0032】図7において、上述したバス基板42に設 50 接続されたシステムバス2aには例えば3個の拡張スロ

けられたDAVバス13用のコネクタ44を示してお り、これらのコネクタ44の内の所定のコネクタ44に に、上記図1のローカルCPU回路基板15が装着され るようになっている。このコネクタ44ょは、上記図2 の13番目(Slot#13) のスロット19 にc対応するも のである。

【0033】 このコネクタ44㎏ に接続された上記ロー カルCPU回路基板15からの映像及び音声用のクロッ ク信号は、所定の端子 (例えば10番、11番ピン)を 【0029】拡張処理装置10のバス基板41上のコネ 10 介して、マザーボードである上記バス基板42上のクロ ックドライバ回路の差動入力アンプ46に供給される。 この差動入力アンプ46からの出力は、複数の(他のス ロットへ供給する個数分の)差動出力アンプ47に送ら れ、差動信号に変換されて、これらの差動出力アンプ4 7からの差動クロック出力信号が、他のスロットのコネ クタ44の所定の端子(例えば10番、11番ピン)に それぞれ供給される。

【0034】これは、上記DAVバス13においては、 どのスロットもバス内の信号に関して等価であるが、ク は、PCIバス用のコネクタ33aを有し、一般のコン 20 ロック信号だけは、各スロットが極めて厳密に同期して 動作することが必要とされることから、特定スロット (Slot#13) をクロック供給元として定めて、このスロ ットからのクロック信号を他のクロックに配分している ものである。また、1つの差動入力アンプ46からの出 力を、他のスロットの個数分の差動出力アンプ47を介 してそれぞれのスロットに供給する構成は、一本のクロ ック供給線を各スロットに接続して順次クロック信号を 供給する構成に比べて、差動信号のためノイズ耐性が強 く、1対1供給であるため、ノイズの影響が少なく、十 30 分な供給電流を確保でき、各スロットで受け取るクロッ ク信号の位相のばらつきが極めて少ないという利点があ るのみならず、さらに、クロックドライバ回路がバス基 板上にあり、信号ピンはいずれのスロットも同一位置に あるので、クロック信号を出力する側も受け取る側も1 対1供給を意識する必要がないという利点もある。

【0035】このような基準クロックに同期して、上述 したようなビデオ信号やオーディオ信号の実時間処理を 制御するために、ローカルCPU回路基板15のローカ ルCPUやローカルCPUバス14が設けられている。 【0036】ところで、システムバスに拡張スロットを 設ける場合には、ファンアウトの制限があるため、ブリ ッジを介してスロット数を増加することが必要とされ る。1個のブリッジのファンアウト数は、例えば4とな っており、本実施の形態のように14個の拡張スロット を設けるには4個のブリッジICが必要とされる。

【0037】図8は、このようなブリッジを用いたシス テムバスの拡張スロットの増設構造を示している。この 図8において、上記情報処理装置1側のバス基板31の システムバス2について、CPU3等のチップセットが

ット (コネクタ33に対応) が設けられ、このシステム バス2aは、ブリッジ回路61を介してシステムバス2 bに接続され、このシステムバス2bには4個の拡張ス ロット (コネクタ33) とシステムバス拡張のためのコ ネクタ36 aが設けられている。コネクタ36 aには、 バス延長基板6 aが挿入実装され、上記システムバス2 bがバス延長基板6a上のブリッジ回路62に接続さ れ、ケーブル接続部6b,フラットケーブル6cを介し て上記拡張処理装置10個のバス基板41のコネクタ3 6 bに挿入接続されることで、上記ブリッジ回路6 2は 10 別情報が得られるようにしている。 バス基板41上のブリッジ回路63に接続される。この ブリッジ回路63には、4個のブリッジ回路64a,6 4b、64c、64dがそれぞれ接続され、各ブリッジ 回路64a,64b,64c,64dには拡張されたシ ステムバス12a, 12b, 12c, 12dがそれぞれ 接続されている。

【0038】この図8の実施の形態では、同じブリッジ 回路に接続されるシステムバス内でDMA (Direct Mem ory Access) 転送が行われるように、同じブリッジ回路 に属するグループの拡張スロットに、DMA転送が必要 20 とされる回路基板を装着するようにしている。すなわち このDMA転送は、ディジタル信号の符号化/復号回路 と、該ディジタル信号の蓄積媒体のインターフェース回 路との間で行われることが多いことより、ブリッジ回路 64aに接続されたシステムバス12aのコネクタ43 には、ビデオ信号の符号化/復号用のCODEC回路基 板21と、ビデオ記録用のインターフェース回路基板2 2とを挿入実装し、これらの基板21,22間でDMA 転送を行わせ、また、ブリッジ回路64cに接続された システムバス12cのコネクタ43には、オーディオ信 30 号の符号化/復号等の信号処理用の回路基板26と、オ ーディオ記録用のインターフェース回路基板27とを挿 入実装し、これらの基板26,27間でDMA転送を行 わせている。

【0039】このように、同じブリッジ回路に接続され たシステムバス内でDMA転送を行わせることにより、 DMA転送の際にブリッジ回路を経由しなくて済むた め、ブリッジ回路を経由することによる遅延(例えば2 70 n s ) が生じず、高速で効率の良いデータ転送が行 える。

【0040】また、図8の実施の形態のように、ブリッ ジ回路64a~64dが互いに並列的になるように各ブ リッジ回路64a~64dをそれぞれ直接ブリッジ回路 63に接続することにより、ブリッジ回路64a~64 dを直列に順次接続するような構成に比べて、ブリッジ 回路を経由することによる遅延時間を短縮することがで きる。

【0041】なお、上記情報処理装置1のバス基板31 上のCPU3等のチップセットが接続されたシステムバ 接続されたシステムバス12a~12dまでの間の遅延 時間は、ブリッジ回路4個分に相当し、1個のブリッジ 回路の遅延時間が例えば270 nsのときには、4個分 で1080nsの遅延時間 (レイテンシ: Latensy) と なる。

【0042】ところで、上述したように、同じブリッジ 回路に接続された拡張スロット群にDMA転送が行われ る回路基板の組が挿入実装されたか否かを確認するため に、拡張スロット及び回路基板についてのそれぞれの識

【0043】すなわち、図9に示すように、上記拡張処 理装置10側のバス基板41、42の各スロット毎に、 他のスロットと区別可能な当該スロットに固有の(一意 の) 識別情報を与えるスロット I D回路 6 6 が設けら れ、また、拡張回路基板(拡張ボード)54には、その ボードに固有の識別情報を出力するボードID回路67 が設けられている。

【0044】図9の例では、スロットID回路66は、 バス基板42上に設けられてコネクタ45の所定ピンに 接続され、拡張ボード(回路基板)54のコネクタ45 aを介して拡張ボード54上の識別回路(図示せず)に より読み取られるようになっている。このスロットID 回路66は、コネクタ44に接続するようにしてもよ く、またスロットID回路66をバス基板41上に設け て、コネクタ43に接続するようにしてもよい。スロッ トID回路66は、例えばコネクタの端子ピンに抵抗を 接続し、この抵抗の他端を接地したり所定電位を与えた りすることで0、1を表すようにし、このような抵抗 を、スロット識別に必要なビット数分、例えば本実施の 形態では14スロット識別のための4ビットに対応する 4本設けて構成することができ、スロット毎にスロット ID回路66の4ビットの値を異ならせればよい。な お、スロットIDの識別回路 (図示せず) は、ハードウ ェアで構成してもよいが、拡張ボード54上のCPU等 を用いてソフトウェアにより識別させればよい。

【0045】また、拡張ボード54上のボードID回路 67は、拡張ボード側のコネクタ43aに接続されてお り、このコネクタ43aがバス基板41のコネクタ43 に挿入実装されることで、上記拡張されたシステムバス 10に接続されるようになっている。このシステムバス 10に送られたボード識別情報は、上記図1の情報処理 装置1のCPU3等により読み取られて、装着された拡 張ボードの識別が行われる。ボードID回路67として は、例えばROM等が用いられる。なお、ボードID回 路67を、コネクタ44aや、コネクタ45aに接続す るようにして、上記図1の拡張装置10側の回路によ り、例えばローカルCPU15等により、ボード識別を 行うようにしてもよい。

【0046】上述したように、拡張ボード54上の識別 ス2aから、各ブリッジ回路64a~64dをそれぞれ「50」回路(図示せず)により識別されたスロットIDの情報

は、上記図1のシステムバス10やローカルCPUバス 14等を介してCPU3やローカルCPU15等に送っ て、上記拡張ボードの識別結果と組み合わせることによ り、上述した同じブリッジ回路に接続された拡張スロッ ト群にDMA転送が行われる回路基板の組が挿入実装さ れたか否かを判別することができる。

【0047】次に、電源の制御方法について説明する。 上記図1や図3に示したように、本実施の形態のディジ タル信号処理装置は、2つのユニット、すなわち情報処 理装置1と拡張処理装置10とから成り、これらが機械 10 的及び電気的に結合されるようになっている。回路規模 が大きくなれば、各装置1,10にそれぞれ電源回路を 設けることが普通であるが、電源投入の際には、これら の装置1,10の間で電源立ち上げの順序を守る必要が ある場合が多い。このため、本実施の形態においては、 一方の電源装置から他方の電源装置に制御信号を送るよ うにしている。

【0048】すなわち図10は、情報処理装置1側の電 源装置71とは別に、拡張処理装置10側にも拡張処理 装置専用の電源装置72が設けられた構成を示してい る。この図10において、情報処理装置1側の電源装置 71は、拡張処理部装置10側の電源装置7よりも早く 立ち上がることが必要とされている。そこで、電源スイ ッチ73からの電源オンオフ信号は、電源71に伝えら れ、電源装置71から出力される電源制御信号は、バス 基板31を介し、コネクタ36aからバス接続部6(バ ス延長基板6a,ケーブル接続部6b,フラットケーブ ル6c)、コネクタ36bを介し、拡張されたシステム バスのバス基板41を介して、拡張処理装置用の電源装 置72に入力され、この電源装置72のオンオフを制御 30 を示す図である。 する。

【0049】このように、拡張処理装置10側の電源装 置72が情報処理装置1の電源装置71により制御され ることにより、システムリセットの順序等を守って、電 源装置71が立ち上がった後に電源装置72が立ち上が るような制御が行われる。

【0050】なお、本発明は上述した実施の形態に限定 されるものではなく、例えば、情報処理装置と拡張処理 装置を一体化して1つの筐体内に収納した構造としても よい。また、DAVバスの具体的な構成や、バス基板の 40 構造等も図示の例に限定されないことは勿論である。

#### [0051]

【発明の効果】本発明によれば、演算手段が接続される システムバスと、上記システムバスに対して映像音声信 号専用のバスとして設けられる信号専用バスと、上記シ ステムバス及び上記信号専用バスに対して拡張回路基板 を接続するための複数のスロットと、上記複数のスロッ トの内の特定の1つのスロットからのクロック信号を他 のスロットに供給するクロック供給手段とを有すること により、各スロットを高精度に同期させて動作させるこ 50 とができる。

【0052】また、上記クロック供給手段は、上記特定 の1つの拡張スロットからのクロック信号が入力され、 それぞれ上記他のスロットに対応して設けられた複数の バッファ手段を有し、これらのバッファ手段より上記他 の拡張スロットにそれぞれ上記クロックを並列に供給す ることにより、ノイズ耐性が強く、1対1供給であるた め、ノイズの影響が少なく、十分な供給電流を確保で き、各スロットで受け取るクロック信号の位相のばらつ きを少なくできる。

12

# 【図面の簡単な説明】

【図1】本発明の実施の形態となるディジタル信号処理 装置の概略構成を示すブロック図である。

【図2】拡張処理装置内のDAVバス及びローカルCP Uバスを示す図である。

【図3】本発明の実施の形態となるディジタル信号処理 装置の情報処理装置と拡張処理装置との結合構造を示す 図である。

【図4】本発明の実施の形態となるディジタル信号処理 20 装置の情報処理装置と拡張処理装置との結合構造を示す 図である。

【図5】本発明の実施の形態となるディジタル信号処理 装置の情報処理装置と拡張処理装置との結合構造の他の 例を示す図である。

【図6】拡張回路基板(拡張ボード)の具体例を示す図 である。

【図7】 クロック供給の具体例を説明するための図であ

【図8】システムバスをブリッジを介して接続する構成


【図9】ボードID及びスロットIDを説明するための 図である。

【図10】電源のオンオフ制御を説明するための図であ る。


#### 【符号の説明】

1 情報処理装置、 2 システムバス、 3 CP U、 6 バス接続部、10 拡張処理装置、 12 拡張されたシステムバス、 13 DAVバス、 14 ローカルCPUバス、 15 ローカルCPU回路基 板、 21 CODEC回路基板、 22 ビデオ記録 インターフェース回路基板、 23 ディスク装置、 24 特殊効果回路基板、 26 オーディオ信号処理 回路基板、 27 オーディオ記録インターフェース回 路基板、 31,41,42 バス基板、 33,36 a, 36b, 43, 44 コネクタ、 46 差動入力 アンプ、 47 差動出力アンプ、 61,62,6 3,64a~64d ブリッジ回路、 66 スロット ID回路、 67 ボードID回路、 71,72電源 装置、 73 電源スイッチ

【図1】




[図2] 【図3】




364 43 41 10 44 45


【図5】




【図6】




【図7】



【図10】



【図8】



【図9】

